XA6SLX25-2CSG324Q（Verkoop uit voorraad met oorspronklike verpakking）

produk eienskappe:

Algemene beskrywing:

Die Xilinx Automotive (XA) Spartan®-6-familie van FPGA's bied toonaangewende stelselintegrasievermoëns met die laagste totale koste vir hoëvolume-motortoepassings.Die familie van tien lede lewer uitgebreide digthede wat wissel van 3 840 tot 101 261 logiese selle en vinniger, meer omvattende konnektiwiteit.Gebou op 'n volwasse 45 nm lae-krag koper proses tegnologie wat die optimale balans van koste, krag en werkverrigting lewer, die XA Spartan-6 familie bied 'n nuwe, meer doeltreffende, dubbel-register 6-insette opsoek tabel (LUT) ) logika en 'n ryk keuse van ingeboude stelselvlakblokke.Dit sluit in 18 Kb (2 x 9 Kb) blok-RAM's, tweede generasie DSP48A1-skywe, SDRAM-geheuebeheerders, verbeterde gemengde-modus-klokbestuurblokke, SelectIO™-tegnologie, kraggeoptimaliseerde hoëspoed-reekssender-ontvangerblokke, PCI Express®-versoenbare eindpuntblokke , gevorderde stelsel-vlak kragbestuur modusse, outo-bespeur konfigurasie opsies, en verbeterde IP sekuriteit met AES en Device DNA beskerming.Hierdie kenmerke bied 'n laekoste-programmeerbare alternatief vir pasgemaakte ASIC-produkte met ongekende gebruiksgemak.XA Spartan-6 FPGA's bied die beste oplossing vir buigsame en skaalbare hoëvolume logika-ontwerpe, hoëbandwydte parallelle DSP-verwerkingsontwerpe en kostesensitiewe toepassings waar veelvuldige koppelvlakstandaarde vereis word.XA Spartan-6 FPGA's is die programmeerbare silikonbasis vir geteikende ontwerpplatforms wat geïntegreerde sagteware- en hardewarekomponente lewer wat ontwerpers in staat stel om op innovasie te fokus sodra hul ontwikkelingsiklus begin.Opsomming van XA Spartan-6 FPGA-kenmerke • XA Spartan-6-familie: • XA Spartan-6 LX FPGA: Logika geoptimaliseer • XA Spartan-6 LXT FPGA: Hoëspoed-reeksverbinding • Motortemperature: • I-graad: Tj = – 40°C tot +100°C • Q-graad: Tj = –40°C tot +125°C • Motorstandaarde: • Xilinx voldoen aan ISO-TS16949 • AEC-Q100-kwalifikasie • Produksiedeelgoedkeuringsproses (PPAP) dokumentasie • Beyond AEC-Q100-kwalifikasie is op aanvraag beskikbaar • Ontwerp vir lae koste • Veelvuldige doeltreffende geïntegreerde blokke • Geoptimaliseerde seleksie van I/O-standaarde • Verspringende pads • Hoë-volume plastiek draadgebonde pakkette • Lae statiese en dinamiese krag • 45 nm proses geoptimaliseer vir koste en lae krag • Hiberneer afskakelmodus vir geen krag • Suspendmodus handhaaf toestand en konfigurasie met multipin-opwekking, beheerverbetering • Hoëwerkverrigting 1.2V kernspanning (LX en LXT FPGA's, -2 en -3 spoed grade) • Multi-spanning, multi-standaard SelectIO-koppelvlakbanke • Tot 1 080 Mb/s data-oordragtempo perdifferensiële I/O • Kiesbare uitsetaandrywing, tot 24 mA per pen • 3.3V tot 1.2VI/O standaarde en protokolle • Laekoste HSTL en SSTL geheue koppelvlakke • Warm ruil voldoening • Verstelbare I/O draaitempo's om seinintegriteit te verbeter • Hoëspoed GTP-reekssenderontvangers in die LXT FPGA's • Tot 3.2 Gb/s • Hoëspoed-koppelvlakke insluitend: Serial ATA en PCI Express • Doeltreffende DSP48A1-skywe • Hoëprestasie-rekenkundige en seinverwerking • Vinnige 18 x 18 vermenigvuldiger en 48 -bis-akkumulator • Pyplyn- en kaskadevermoë • Vooropteller om filtertoepassings te help • Geïntegreerde geheuebeheerderblokke • DDR-, DDR2-, DDR3- en LPDDR-ondersteuning • Datasnelhede tot 800 Mb/s • Multi-poort busstruktuur met onafhanklike EIEU om verminder ontwerp tydsberekening kwessies • Oorvloedige logika hulpbronne met verhoogde logika kapasiteit • Opsionele skuifregister of verspreide RAM ondersteuning • Doeltreffende 6-insette LUT's verbeter werkverrigting en minimaliseer krag • LUT met dubbele flip-flops vir pyplyn-sentriese toepassings • Blok RAM wmet 'n wye reeks granulariteit • Vinnige blok-RAM met greepskryf-aktiveer • 18 Kb-blokke wat opsioneel as twee onafhanklike 9 Kb-blok-RAM's geprogrammeer kan word • Klokbestuurteël (CMT) vir verbeterde werkverrigting • Lae geraas, buigsame klok • Digitale klokbestuurders (DCM's) skakel klokskeef en dienssiklusvervorming uit • Fase-geslote lusse (PLL's) vir lae-jitter klok • Frekwensiesintese met gelyktydige vermenigvuldiging, deling en faseverskuiwing • Sestien lae-skewe globale kloknetwerke • Vereenvoudigde konfigurasie, ondersteun lae- kostestandaarde • 2-pen outo-bespeur-konfigurasie • Breë derdeparty-SPI (tot x4) en NOR-flitsondersteuning • MultiBoot-ondersteuning vir afgeleë opgradering met veelvuldige bisstrome, deur waghondbeskerming te gebruik • Verbeterde sekuriteit vir ontwerpbeskerming • Unieke toestel-DNA-identifiseerder vir ontwerp-verifikasie • AES-bitstroom-enkripsie in die XA6SLX75-, XA6SLX75T- en XA6SLX100-toestelle • Geïntegreerde eindpuntblok vir PCI Express-ontwerpe (LXT) • Laekoste PCI®-tegnologie suppoort versoenbaar is met die 33 MHz, 32- en 64-bis spesifikasie.• Vinniger ingebedde verwerking met verbeterde, laekoste, MicroBlaze™ 32-bis sagte verwerker • Bedryfsleidende IP- en verwysingsontwerpe • Sterk motorspesifieke derdeparty-ekosisteem met IP, ontwikkelingsborde en ontwerpdienste